|
課程名稱 |
積體電路設計
Integrated Circuit Design |
|
開課學期 |
99-2 |
|
授課對象 |
電機資訊學院 電機工程學系 |
|
授課教師 |
盧奕璋 |
|
課號 |
EE3020 |
|
課程識別碼 |
901 40500 |
|
班次 |
|
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期五6,7,8(13:20~16:20) |
|
上課地點 |
電二143 |
|
備註 |
總人數上限：80人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/992ICD |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
1. Introduction
2. Devices
3. Speed
4. Power
5. Wire
6. Reliability
7. Gates
8. Sequencing
9. Datapath
10. Memories
11. Packaging and I/Os
12. Others |
|
課程目標 |
本課程內容主要為CMOS積體電路設計與佈局之介紹，選修本課程同學將習得積體電路設計的基本技術。 |
|
課程要求 |
1.成績評量方式
作業40%、期中考30%、期末考30%
2. 預修課程
電子學 (I)(II)(III)
交換電路與邏輯設計
|
|
預期每週課後學習時數 |
|
|
Office Hours |
每週一 15:30~16:30 |
|
指定閱讀 |
|
|
參考書目 |
教科書: N. Weste and D. Harris, Integrated Circuit Design, 4th Ed., Pearson, 2011.
參考書目: E. Brunvand, Digital VLSI Chip Design with Cadence and Synopsys CAD Tools, Addison-Wesley, 2010.
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Homework |
40% |
|
2. |
Midterm |
30% |
|
3. |
Final |
30% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
2/25 |
Introduction |
|
第2週 |
3/04 |
Devices |
|
第3週 |
3/11 |
Speed |
|
第4週 |
3/18 |
Power |
|
第5週 |
3/25 |
Wires |
|
第6週 |
4/01 |
Reliability
CIC-CIS-2005-TR01_VP1.pdf
CIC-CIS_2005-TR01_VP3.pdf
兩個檔案
線上參考用 請勿印出或散佈 |
|
第7週 |
4/08 |
Gates - I |
|
第8週 |
4/15 |
Gates - II |
|
第9週 |
4/22 |
Midterm |
|
第10週 |
4/29 |
Sequencing - I |
|
第11週 |
5/06 |
Seqeuncing - II |
|
第12週 |
5/13 |
Datapath - I |
|
第13週 |
5/20 |
Datapath - II |
|
第14週 |
5/27 |
Datapath - III |
|
第15週 |
6/03 |
Memories |
|
第16週 |
6/10 |
Packaging and I/Os (2011_06_08 symbol.pdf 為如何利用composer製作symbol的說明) |
|
第17週 |
6/17 |
Others |
|
第18週 |
6/24 |
Final |
|